CLIPPEDIMAGE= JP401112780A

PAT-NO: JP401112780A

DOCUMENT-IDENTIFIER: JP 01112780 A

TITLE: MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUBN-DATE: May 1, 1989

INVENTOR-INFORMATION:

NAME

OCHIAI, JUNICHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

OKI ELECTRIC IND CO LTD

APPL-NO: JP62269207

APPL-DATE: October 27, 1987

INT-CL\_(IPC): H01L029/91; H01L021/225; H01L029/46

US-CL-CURRENT: 438/FOR.415,438/504

### ABSTRACT:

PURPOSE: To reduce remarkably an area occupied by a junction diode, by leading out electrodes in the first and second diffusion regions through the first polycrystalline silicon layer that is an impurity diffusing source as well and polycrystalline silicon side walls as well as the second polycrystal silicon layer that is connected to the above side walls.

N/A

CONSTITUTION: After depositing an oxide film 22 on a P-type silicon substrate a to form an opening 23, the first polysilicon layer 24 is deposited on the above opening. After that, impurities are introduced from the opening 23 to form an N-type diffusion region 26. Then, the second polysilicon layer 28 is formed on the first polysilicon layer 24 through the oxide film 25. After that, the first and second polysilicon layers 24 and 28 are removed through etching by half approximately and a part of the surface of the N-type diffusion layer 26 is exposed to the outside. Then polysilicon side walls 39 are formed at the side face of the exposed side wall at the second polysilicon layer 28. The side walls 33 make the second polysilicon layer 28 connect to the exposed surface of the N-type diffusion region 26. Subsequently, P-type impurities are diffused by treating with heat from the side walls 33 to a part in the diffusion region 26 and the P-type diffusion region 34 is formed to complete a junction diode.

COPYRIGHT: (C)1989, JPO& Japio

06/07/2002, EAST Version: 1.03.0002

#### ⑩公開特許公報(A) 平1-112780

Mint Cl.4

識別記号

庁内整理番号

四公開 平成1年(1989)5月1日

H 01 L 29/91 21/225 29/46 A-7638-5F P-7738-5F

A - 7638 - 5F

審査請求 未請求 発明の数 1 (全6頁)

#### 半導体素子の製造方法 公発明の名称

顧 昭62-269207 创特

**22**HH 爾 昭62(1987)10月27日

淳 一 合 者 個発 明 沖電気工業株式会社 の出願 人

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

弁理士 菊 池 邳代 理

#### 明

1. 発明の名称

半導体素子の製造方法

### 2. 特許請求の範囲

(a) 一 導 電 塑 半 導 体 基 板 の 表 面 に 第 1 絶 緑 膜 を 被 潜し、第1開口部を形成した後、全面に第1多結 品シリコン層を被着し、これに逆導電型不統物を 進入する工程と、

(b)次に、熱像化により第1多葯晶シリコン層表 面に第2絶数膜を形成すると同時に、第1多結晶 シリョン層からの前記第1開口部を通しての不純 物拡散により半導体基板に遊導電型の第1拡散領 **遠を形成する工程と、** 

(c) その後、第1拡散領域上を充分に覆い、かつ 周辺の平面上に延在するよう な第 1 領域以外の第 2 絶象膜および第1 多結晶シリコン層を順次除去 する工程と、

(d)次いで、全面に第2多結晶シリコン層を被漕 し、一導電型不純物を導入した後、第2多結晶シ リコン眉袋面に第3胎線膜を被着する工程と、

(e) 次に、前記第1 拡散領域上を充分に長い、か つ鼠辺の平面上に延在するような第2領域以外の 鼠 3 絶縁顔 および第 2 多結晶シリコン 層を類次除 去する工程と、

(f) その後、第1 拡散領域部の一部を含む領域か ら第3 絶縁膜、第2多粒晶シリコン形をよび第2 絶縁線を順次除去する工程と、

(g) それにより第出した第1多結晶シリコン層を 除去し、第1拡散領域の表面の一部を踢出させる 工程と、

(h) その後、第1多結晶シリコン層の貸出倒壁を 絶縁膜のサイドウオールで覆り工程と、

(i) その後、全面に第3多結晶シリコン層を生成 し、一導電型不納物を導入した後、該第3多結晶 シリコン膾を全面異方性エツチングすることによ り、 第2多結晶シリコン暦 側壁かよび 前記絶縁膜 サイドウオール側面に、前記第2多結晶シリコン 層を第1拡散領域の第出表面に接続する多稿品シ りコンサイドウオールを形成する工程と、

(j) 鋭いて熱処理を行うことにより、前記多結晶

シリコンサイドウオールからの不純物拡散により 第1拡散領域内に一導電型の第2拡散領域を形成 する工程とを具備することを特徴とする半導体業 子の製造方法。

#### 3. 発明の詳細な説明

# (産業上の利用分野)

この発明は半導体素子の製造方法に係り、詳し くは半導体基板上に接合ダイオードを形成する方 法に関するものである。

# (従来の技術)

半導体基板にP、N両拡散領域を形成し、このP、N両拡散領域から電極を引き出した接合メイオードを製造するには、従来第3図に示すようにして行つている。

まず第3図(a) に示すように、例えばP型のシリコン半導体基板1の表面に酸化膜2を生成し、N型拡散領域形成用開口部3を形成した後、該開口部3を通してN型不純物を基板1にドープすることにより、該基板1中にN型拡散領域4を形成する。

# (発明が解決しようとする問題点)

上記のように従来の製造方法では、接合タイオードは長手方向で8 gm 必要であり、 幅 5 gm (W1+W2×2+W3+2)とすれば、トータル面積は8×5=40 gm を要してかり、 高集積化には不向きである。

この発明は上配の点に鑑みなされたもので、最小開口面積や各部間の余裕はすべて従来通りで接合タイオードの占有面積を約 1/5 程度にまで縮小できる半導体素子の製造方法を提供することを目的とする。

# (問題点を解決するための手段)

この発明では、一導電型半導体基板の表面に第 1 絶線を被常し、第1開口部を形成した设、全 面に第1多結晶シリコン層を被着し、これに逆導 電型の不納物を導入した设、熱酸化により第1多 結晶シリコン層表面に第2 絶縁膜を形成すると同 時に、第1多結晶シリコン層からの前配第1 開口 部を通しての不純物拡散により半導体基板に逆導 電型の第1拡散領域を形成し、その後、第1拡散 次に、第3図(b)に示すように、基板1表面の酸化膜5に、N型拡散領域4上の一部にてP型拡散領域形成用の開口部6を開けた後、該開口部6を通してP型不納物をドープすることにより、N型拡散領域4内にP型拡散領域7を形成する。

その後、第1図(c)に示すように、基板1表面の 酸化膜8に、N型拡散領域4をよびP型拡散領域 7各々の電極取出し口9を開口し、電極10を形成することにより接合タイオードが完成する。

このようにして形成された接合ダイオードの平面図を第4図に示す。この図において、パターン 敬小寸法の電極取出し口9の幅W1を1μm,拡散 領域内電極取出し口内在余裕W2を1μm(設計余裕 0.5μm+フォトマスク合わせ余裕 0.5μm (設計余裕 0.5μm+フォトマスク合わせ余裕 0.5μm),電極限出し口9への電極かぷり余裕W4を1μm(設計余裕 0.5μm+フォトマスク合わせ余裕 0.5μm),電極間開W5を1μmとすれば、この接合ダイオードは長手方向で8μm必要である。

領域上を充分に覆い且つ周辺の平面上に延在する ような第1領域以外の第2港線膜および第1多結 **晶シリコン暦を順次除去した上で、全面に第2多** 結晶シリコン層を被滑し、一導電型不綿物を導入 し、さらに第2多結晶シリコン階級面に第3絶縁 膜を被潜し、次いで、顔配第1拡散領域上を充分 **に獲い、かつ関辺の平面上に延在するよりな第2** 領域以外の第3絶縁膜および第2多結晶シリコン 層を順次除去した後、第1拡散領域部の一部を含 む領域から第3絶縁膜、第2多結晶シリコン暦を よび第2絶縁膜を順次除去し、それにより第出し た第1多結晶シリコン層を除去し、第1拡散領域 の表面の一部を鄭出させ、その後、第1多結晶シ リコン暦の製出偶麼を絶縁膜のサイドウオールで 優つた後、全面に第3多結晶シリコン層を生成し、 一導電型不純物を導入し、その後、第3多結晶シ リコン層を全面異方性エッチングすることにより、 第2多結晶シリコン層側壁および前記絶縁膜サイ ドウオール側面に、前記第2多結晶シリコン層を 第1拡散領域の露出表面に接続する多結晶シリコ

ンサイドウオールを形成し、 続いて熱処理を行う ことにより、 前記多結晶シリコンサイドウオール からの不純物拡散により第1拡散領域内に一導電 型の第2拡散領域を形成する。

### (作用)

このようにして製造された案子(接合ダイオード)は、不純物拡散源でもある第1多結晶シリコンサイドウオール、 ならびに該サイドウオールに接続される第2多結晶シリコン暦を経て第1拡散領域および第2拡散領域の電極が引出される。そして、 この案子は上記製法とすることにより、例えば総面積 3×2=6μ㎡で形成される。

### (吳施例)

以下との発明の一実施例を第1図を参照して説明する。

まず第1図(a)に示すように、例えばP型のシリコン半導体基板21の表面に~500Å厚の酸化膜22を被着させ、これにN型拡散領域形成用の閉口部23を形成した後、全面に第1ポリシリコン暦24

シリコン暦 2 8 を前記第1 図(b) に示すように第2ポリシリコン配線領域以外順次除去する。ここで、第2ポリシリコン配線領域は、前配第1 ポリシリコン配線領域と同様に、N型拡散領域 2 6 上を充分に優い、かつ周辺の平面上に延在するように設計されている。その部分の酸化膜 2 9 と第2ポリシリコン暦 2 8 が第1 図(b) に示すように残るのである。

次に、第1図(c)に示すように、N型拡散領域部の一部を含む領域から酸化膜29,第2ポリシリコン届28かよび酸化膜25をレジストペターン30をマスクとしてRIEエッチング法にて順次除去する。

その後、レソストパターン30を除去した上で全面に登化膜を約2000Å被着させ、その登化膜を全面RIEエッチングにて除去することにより、第1図(d)に示すように第2ポリシリコン層28の詳出側壁に登化膜サイドウォール31を形成する。そして、その登化膜サイドウォール31と酸化膜29、25をマスクとして、前配第1図(c)のエッ

を約4000Å被着形成する。そして、この第1ポリシリコン層24に、POCes 拡散などの熱拡散法あるいはイオン注入法(1×10<sup>16</sup> atoms/cel)でリンや砒素などのN型不純物を導入した後、熱酸化を行うことにより、該第1ポリシリコン層24の表面に酸化膜25を形成すると同時に、該第1ポリシリコン層24からの開口部23を通しての不純物拡散によりN型拡散領域26を基板21内に形成する。

次に、N型拡散領域26上を充分に優い、かつ 周辺の平面上に延在するような第1ポリシリコン 配線以外の前記線化膜25 かよび第1ポリシ リコン暦24を第1図(b)に示すように順次除去し、 その後熱酸化することによつて第1ポリシリコン 階24の端出側壁に酸化膜27を形成する。 そって第2ポリシリコン層28を約4000 Å 被潜させ、P型不純物例えばボロンなどをイオン 注入した後、飲第2 ボリシリコン層28表の線化膜29 を形成する。そして、この酸化膜29と第2ポリシ

チング工程により露出した第1ポリシりコン層24を除去することにより、同第1図(d)に示すようにN型拡散領域26の表面の一部(半分程度)を第出させる。

引き続き無酸化を行つて第1ポリシリコン層24 が鮮出した部分と前記N型拡散領域26の第出表面に酸化膜を形成した後、該酸化膜の全面RIE エッチングを行うことにより、第1図(e)に示すように第1ポリシリコン層24の偶迭に限せてリカオール32を形成し、同時にN型拡散領域26の表面の一部を再度第出させる。その後、同第1図(e)に示すように第2ポリシリコン層28 偶壁ケイドウオール31を通常の強化膜エッチング法で選択的に除去し、第2ポリシリコン層28の偶談を認出させる。

その後、全面に第3ポリシリコン層を約5000 Å 被潜させ、これにP型不納物例をはポロンをイオン注入で1×10<sup>16</sup> atoms/cd 程度導入し、必要によりアニールを行つた後、該第3ポリシリコン層の全面RIEエッチングを行りことにより、第1図

(f) に示すように第2 ポリシリコン届2 8 の露出偶 壁かよび酸化膜サイドウオール 3 2 の 側面に ポリ シリコンサイドウオール 3 3 を形成する。この ポ リシリコンサイドウオール 3 3 により、 N 型拡散 領域部にかいては、第2 ポリシリコン届2 8 が N 型拡散領域 2 6 の露出表面に接続される。

その後、無処理を行う。 すると、 ポリシリコンサイドウォール 3 3 から P 型不 純物が N 型拡散領域 2 6 内の一部に拡散し、 前配第 1 図 (1) に示すように N 型拡散領域 2 6 の一部に P 型拡散領域 3 4 な形成され、接合ダイオードが完成する。

この接合ダイオードにおいては、第1 ポリシリコン居 2 4、およびポリシリコンサイドウオール3 3 と第 2 ポリシリコン層 2 8 により N 型拡散領域 2 6 と P 型拡散領域 3 4 の電極が引出される。

また、この接合ダイオードの平面図を第2図に示す。この図において、N型拡散領域内第1ポリシリコン層オーペーランプ分をW1として1 Am (設計余裕 0.5 Am + フォトマスク合わせ余裕 0.5 Am )、N型拡散領域内第1ポリシリコン層以外の

- (1) 拡散領域形成はドープドポリシリコン法によって、拡散領域と電極を同時に形成するため、アルミ電極などの場合問題となるアルミ 拡散による接合計圧の劣化や接合リークの発生の心配がない。
- (2) 「第1多結晶シリコン層および第2多結晶シリコン層を配線として用いることで、実質多結晶シリコンの2層配線構造となり、配線の自由度が増す。

### 4. 図面の簡単な説明

第1図はこの発明の半導体果子の製造方法の一 実施例を示す工程断面図、第2図は上記一実施例 で製造された接合ダイオードの平面図、第3図は 従来の接合ダイオードの製造方法を示す工程断面 図、第4図は従来法で製造された接合ダイオード の平面図である。

2 1 … P型シリコン半導体基板、 2 2 … 酸化膜、 2 3 … 房口部、 2 4 … 第 1 ポリシリコン層、 2 5 … 酸化膜、 2 8 … 第 2 ポリシリコン層、 2 9 … 酸化膜、 3 2 … 酸化膜サイド


残り余裕をW 2 として 1  $\mu$  ( 設計余裕 0.5  $\mu$  +  $\mu$  7  $\mu$  7  $\mu$  7  $\mu$  8  $\mu$  9  $\mu$  8  $\mu$  9  $\mu$  8  $\mu$  9  $\mu$ 


### (発明の効果)


以上説明したように、この発明の製造方法によれば、従来認面積で40 mm 受していたのが 6 mm (従来の 1/5 以下)まで縮小可能となり、高泉積化に大きく貢献するとともに、縮小化に伴う接合容量に関しても大幅に低減し、性能向上に寄与するところも大きい。更に付随して以下のような効果が助待される。

ウオール、 3 3 … ポリシリコンサイドウオール、 3 4 … P 型拡散領域。










21: P型シリコン千寿体基板 28: オ2ボリシリコン号 22: 酸化原 29: 酸化原 29: 酸化原 30: レジストパターン 31: 望に原外ドウァル 25: 欧化原 32: 飲化原ツドケァル 32: 砂化原ツドケァル 33: ボリソコン列ドケッル 33: ボリソコングドケッル 34: P型拡散物域 34: P型拡散物域 34: P型拡散物域

本完明-果花例A 蒙蓋工程 町面区 第 1 図




24: オポルシロン層

33: ポルシロンカドウェル 34: P型拡散領域


26: N至拉敦铜成

28: 水2ボリシリコン暦



徒飛方法の製造工程 断面図 第 3 図

本<del>だ</del>明一実施例にお<del>店台</del>/オードの予節図 第 2 図



従来方法による符合ダイオードの平面図 第 4 図